加州山景城2020年6月24日 /美通社/ --
摘要
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）今天宣布，其DesignWare®真隨機數發生器(TRNG) IP已通過美國國家標準與技術研究院(NIST)密碼算法驗證體系(CAVP)的驗證，為客戶終端產品獲得低風險聯邦信息處理標準(FIPS) 140-3認證鋪平道路。新思科技的標準化TRNG IP幫助保護設備及其與其他設備或云的連接。TRNG IP提供對于加密、身份驗證、平臺安全和高度安全通信而言至關重要的高熵隨機數。集成DesignWare TRNG IP可加速FIPS 140-3、通用標準和其他認證，降低物聯網、汽車和云通信等的片上系統(SoC)設計風險，并縮短上市時間。
Synaptics物聯網部門高級副總裁兼總經理Saleel Awsare表示：“聯網設備所面臨的威脅日益增多且越來越復雜，從SoC設計的基礎確保安全性至關重要。在評估了多個隨機數發生器解決方案之后，我們選擇了新思科技DesignWare真隨機數發生器IP來保護我們的SoC，這是因為其經過驗證且符合標準的高質量熵和過程可移植性。”
真隨機數發生器是設備安全的基礎，能夠創建和保護敏感信息。疲弱或可預測的隨機數會為可能泄露密鑰、攔截數據并最終入侵設備及其通信的攻擊打開了大門。為了幫助保護數據質量，DesignWare TRNG IP符合國際標準，該標準以可驗證、在統計上較為嚴謹的方式證實TRNG IP的真正隨機性。
設計在不同過程、溫度、電壓和頻率下，都能提供高質量熵的TRNG極其復雜。新思科技獲得認證的TRNG IP在較廣的系統時鐘動態范圍內運行，支持系統在不同運行階段所需的從30MHz到1+GHz的工作頻率。此外，TRNG支持虛擬化，能夠以安全的方式，同時訪問系統內多個實體的隨機數。
新思科技IP營銷與戰略高級副總裁John Koeter表示：“黑客們正在把他們的目標擴大到從云端到邊緣等存儲和傳輸數據在內的所有區域，從SoC層面開始，嚴格的安全性已成為一項要求。通過提供全面的硅驗證安全IP，新思科技使設計人員能夠創建高度安全性的產品，以抵御各種攻擊。”
上市和資源
新思科技DesignWare IP核簡介
新思科技是面向芯片設計提供高質量硅驗證IP核解決方案的領先供應商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP整合進芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發套件和IP子系統。新思科技對IP核質量的廣泛投資、全面的技術支持以及強大的IP開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問https://www.synopsys.com/designware。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的片上系統(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創新性的、高質量的、安全的產品。有關更多信息，請訪問https://www.synopsys.com。
編輯聯系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Kelly James
新思科技
電郵：kellyj@synopsys.com
