加利福尼亞州山景城2021年3月22日 /美通社/ --
要點：
新思科技（Synopsys, Inc.，納斯達克股票代碼: SNPS）近日宣布推出業界首個面向PCI Express®（PCIe®）6.0技術的完整IP核解決方案，其中包括控制器、 PHY和驗證IP，可實現PCIe 6.0片上系統（SoC）設計的早期開發。基于新思科技廣泛部署并經過硅驗證的面向PCIe 5.0的DesignWare®IP核，面向PCIe 6.0的全新DesignWare IP核支持標準規范的最新功能，其中包括64GT/s PAM-4信號傳輸、FLIT模式和L0p功耗狀態。新思科技的完整IP解決方案可滿足高性能計算、AI和存儲SoC在延遲、帶寬和功耗效率方面不斷提高的要求。
為了實現最低延遲并最大限度地提高所有傳輸規模的吞吐量，面向PCI Express 6.0的DesignWare控制器采用MultiStream架構，可提供相當于Single-Stream設計2倍的性能。該控制器采用1024位架構，可讓開發者在1GHz時序收斂的條件下實現64GT/s x 16的帶寬。此外，該控制器還可在處理多個數據源以及使用多個虛擬通道時提供最佳流量。為了通過內置驗證計劃、序列和功能覆蓋來加快測試平臺的開發，面向PCIe的VC驗證IP采用了本地SystemsVerilog/UVM架構，只需小量的工作即可完成集成、配置和定制。
新思科技面向PCIe 6.0的DesignWare PHY IP可提供獨特的自適應DSP算法，可優化模擬和數字均衡，從而最大限度地提高功耗效率，而不受通道影響。借助正在申請專利的診斷功能，PHY可實現接近零的鏈路關閉時間。面向PCIe 6.0的DesignWare PHY IP感知布局架構可最大限度地減少封裝串擾，并支持針對x16鏈路的密集SoC集成。為基于ADC的架構采用優化數據路徑可實現超低延遲。
新思科技IP營銷和戰略高級副總裁John Koeter表示：“云計算、存儲和機器學習等領先應用需要傳輸大量數據，這要求開發者以最小的延遲集成最新的高速接口，以滿足這些系統的帶寬需求。通過新思科技面向PCI Express 6.0的完整DesignWare IP解決方案，我們的客戶可以及早開始其基于PCIe 6.0的設計，并利用新思科技在PCI Express方面的豐富專業知識和卓越領先地位，加速其在芯片領域的成功之路。”
Intel技術計劃總監Jim Pappas表示：“PCI Express是歷史上使用最廣泛、可擴展最強的互連技術。新思科技的最新DesignWare IP是全球生態系統持續致力于PCIe 6.0這一重要行業標準的領先指標，并為PCIe第6代的開發和未來英特爾平臺上的應用奠定了基礎。”
上市時間和資源
面向PCIe 6.0早期訪問的DesignWare控制器和PHY IP計劃將于2021年第三季度推出。面向PCIe 6.0的驗證IP現已推出。有關更多信息，請訪問DesignWare IP for PCIe 6.0。
新思科技DesignWare IP簡介
新思科技是提供面向片上系統 (SoC) 設計的高質量硅驗證IP核解決方案的領先供應商。廣義上的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、PVT傳感器、嵌入式測試、模擬IP核、有線和無線接口IP核、安全IP核、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP核整合進芯片，新思科技IP核Accelerated計劃提供IP核原型設計套件、IP核軟件開發套件和IP核子系統。新思科技對IP核質量的廣泛投資、全面的技術支持以及強大的IP核開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢新思科技DesignWare IP詳情，請訪問https://www.synopsys.com/designware。
關于新思科技
新思科技（Synopsys, Inc., 納斯達克股票代碼：SNPS）是眾多創新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為一家被納入標普500強（S&P 500）的公司，新思科技長期以來一直處于全球電子設計自動化（EDA）和半導體IP產業的領先地位，并提供業界最廣泛的應用程序安全測試工具和服務組合。無論您是創建先進半導體的片上系統（SoC）的設計人員，還是編寫需要更高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您的創新產品所需要的解決方案。有關更多信息，請訪問http://www.synopsys.com/zh-cn。
編輯部聯系人：
Camille Xu
Synopsys, Inc.
wexu@synopsys.com
Kelly James
Synopsys, Inc.
kellyj@synopsys.com
