加州山景城2020年2月13日 /美通社/ -
重點：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，全球先進半導體技術領導者三星已經采用新思科技定制設計平臺，基于Custom Compiler?設計環境，為其采用遠紫外(EUV)光刻技術的5納米早期低功耗(LPE)工藝進行IP設計。為了支持部署，三星和新思科技已經共同開發了針對該平臺的模擬/混合信號(AMS)參考流程，以及5LPE可互操作工藝設計套件(iPDK)，并且現在能夠提供給三星的客戶使用。這個參考流程充分利用Custom Compiler的視覺輔助自動化技術，幫助提升開發者的工作效率，以更快速度完成設計。
三星IP開發團隊副總裁Jongshin Shin表示：“5G、人工智能、高性能計算和汽車應用等日益增長，推動了客戶采用5LPE工藝技術的需求。為了提升這個工藝節點開發者的效率，我們與新思科技合作開發AMS參考流程，并為我們自己的內部設計團隊部署這一流程。”
新思科技定制設計平臺是首款面向三星5LPE工藝并提供AMS參考流程支持的定制設計解決方案。這個定制設計平臺的主要特征包括可靠性感知驗證、參數提取融合技術和視覺輔助版圖設計。可靠性感知驗證可以確保進行可靠的AMS設計，并帶有簽核（Sign-off）精度的晶體管級EM/IR分析、大規模蒙特卡洛仿真、老化分析和其它驗證檢查。采用StarRC?寄生參數提取的參數提取融合技術通過在版圖設計完成之前，支持精確的寄生仿真，來縮短設計收斂時間。視覺輔助自動化是一種減少版圖設計工作量的開創性方法，尤其適用于先進節點設計，它已被證明能夠提升工作效率。
三星已經為其內部IP設計團隊部署了基于新思科技定制設計平臺的完整設計流程，以便加速5LPE IP設計。相同的平臺也在被新思科技使用，為三星5LPE工藝設計業內最廣為使用的經過硅驗證的IP -- Synopsys DesignWare® Library。新思科技的定制設計平臺以Custom Compiler電路設計和版圖設計環境為基礎，包含HSPICE®、FineSim® SPICE和CustomSim? FastSPICE電路仿真；Custom WaveView?波形顯示；StarRC寄生參數提取以及IC Validator物理驗證。
5LPE參考流程包含一系列教程，以闡明怎樣利用新思科技定制平臺來達到5納米電路和版圖設計的關鍵要求。這些教程包含樣例設計數據和步驟介紹說明，支持完成典型的電路和版圖設計任務。所覆蓋的任務包含：
該參考流程可以通過三星SAFE?計劃獲取，這項計劃提供經過廣泛測試的三星工藝設計套件(PDK)和參考流程（附帶設計方法）。
新思科技芯片設計事業部產品管理副總裁Aveek Sarkar表示：“在以期利用現有設計工具更快取得結果的需求推動下，客戶正在加速轉向使用Custom Compiler。此次合作，能夠讓我們共同的客戶，包括三星內部IP開發者，最大限度地提升開發者的工作效率，并以更快的速度完成設計。”
欲了解更多新思科技定制設計平臺詳情，請訪問www.customcompiler.info。
